SpringSoft日前發表ProtoLink^TM Probe Visualizer，這款產品能夠大幅提升設計能見度，同時簡化FPGA原型板的偵錯工作。新推出的Probe Visualizer採用創新的專利互連技術與軟體自動增強功能，搭配領先業界的Verdi^TM HDL偵錯平臺，不僅能夠縮短預製或定制設計原型板的驗證時間，還能夠提高FPGA原型板的投資回報率而將其運用在系統晶片 (SoC) 設計的早期檢驗階段。

由 於原型板的速度快與成本低廉，已被廣泛運用來驗證關鍵設計模組或整套系統是否正確運作。然而，原型板向來設置不易，且缺乏信號能見度，因此在研發過程 中，FPGA板配置工作經常延誤，或局限于使用在開發階段的後期。SpringSoft的 Probe Visualizer 能夠探測眾多信號並儲存大量頻率週期 (cycles) ，且能通過迅速的探針ECO (probe ECO) 流程，輕鬆地新增/改變信號，同時運用SpringSoft的Verdi^TM自動化偵錯系統，加速RTL級 的設計偵錯操作，解決了上述窘境。

SpringSoft看好原型驗證市場，即日推出Probe Visualizer：這款產品不僅是SpringSoft屢獲肯定的驗證加強產品系列的生力軍，也是SpringSoft“加速複雜SoC設計功能收斂”使命的重大里程碑。

SpringSoft驗證技術與產品事業群副總經理許有進博士表示：“隨著 FPGA 的容量與效能益趨龐大且出色，越來越多的企業轉用 FPGA 原型方法進行系統層驗證工作。然而，設計複雜性與偵錯能力仍是妨礙原型配置的關鍵因素。Probe Visualizer 減輕原型研發人員與 SoC 團隊沉重的驗證負擔。這款產品使用以軟體為基礎的直覺式方法，達到高水準的設計能見度；從早期RTL設計階段到最後的設計實現階段，協助您更輕鬆地進行原 型板偵錯工作。”

工業技術研究院資通所吳文慶組長表示：“考慮到多核處理器 SoC 設計的複雜性，由於設計能見度不佳、偵錯週期冗長且需要不斷地重複工作才能夠變更探測信號 (probe)，成本所費不貲，因此採用傳統 FPGA 原型板偵錯流程是不符實際的作法。SpringSoft的 ProtoLink Probe 讓我們能夠運用更靈活的 FPGA 驗證方法，並且在原型板上使用 Verdi 偵錯工具。初步成果讓我們信心大增，期待能夠將這種即時能見度以及更迅速的偵錯優勢，運用在更多系統原型上。”

能見度更高、偵錯更迅速

Probe Visualizer 協助使用者增加探測信號的數量，從數十個增加至數千個，能儲存探測信號資料長達數百萬的頻率週期，並且只需幾分鐘時間即可新增或變更探測信號，不需要重複進行冗長的設置流程。您也可依據需求配置SpringSoft的 Siloti^TM 能見度自動增強系統，決定需要觀測的最小信號組數量，達到最佳的設計能見度。探測信號資料會儲存並上傳至SpringSoft的 Fast Signal Database (FSDB) 中，供偵錯工作使用。

Probe Visualizer與SpringSoft Verdi HDL偵錯平臺密切整合，只需一次設計編譯操作，即可使用Verdi系統的進階具體化與自動追蹤功能。工程師可以跨多個FPGA檢視波形，進而分析設計行 為，並且在他們最熟悉的RTL代碼環境中找出錯誤的原因；與傳統方法相比較，偵錯時間大幅縮短一半。在需要時，只要由Verdi環境將額外的探測信號 (probed signal) 拖曳至Probe Visualizer即可快速看到結果。由於可使用Probe Visualizer通過整合式版本管理 (revision management) 系統來追蹤探測ECO，因此在偵錯過程中，也能夠依照需求迅速追溯至特定的版本。

功能齊備，操作便捷

Probe Visualizer可在一般工程工作站上執行，其中整合了軟體、硬體以及特定IP，來執行FPGA設置操作、探測信號調校與介面工作。軟體能夠將預先分 塊（partition）的 FPGA設置流程自動化，並且在每一個FPGA內植入小型soft IP區塊，以萃取預先選定的探測信號。而硬體介面套件提供一切工作所需，將執行Probe Visualizer軟體的工作站連結至原型板。其中包括定制的ProtoLink介面卡，可連結至FPGA原型板上常見的J連接器(J- connector)或Mictor連接器；以及將介面卡連結至工作站的高速光纖通道。介面卡具備內建探測信號記憶體(Probe Memory)，可儲存所有探測資料，絕不佔用FPGA資源。

本文來源：電子工程專輯