|
明導國際 (Mentor Graphics)正式推出新的Calibre RealTime平臺，讓設計在建立階段即能實現具簽核品質的實體驗證。此新版軟體可在SpringSoft LakerTM自訂IC設計和佈局解決方案中，利用與Calibre平臺相同的簽核流程，提供立即的設計規則檢查(DRC) 功能。這是業界第一次，透過讓設計人員在設計建立階段擁有Calibre簽核引擎和認證平臺的完整功能，可提升設計速度和結果品質。同時，也能讓設計人員 最佳化其佈局效能，而無需犧牲製造良率。適用於Mentor IC Station自訂設計環境的版本，預計今年六月就緒。
MoSys 公司傑出工程師Richard Rouse表示，“此新的設計流程是無縫，且幾乎是即時的，可讓設計人員在設計最佳化階段，即時運用通過晶圓廠認證的驗證資訊。此建置方式可與設計流程自 然結合，因此學習曲線非常快速。我們原對28奈米實體設計的複雜度感到憂慮，但透過在佈局階段立即簽核DRC，不用擔心設計工具DRC和簽核之間的一致 性，減輕了不少我們的憂慮。我們相信，一般的建置計畫若利用這個流程，至少可縮短一個星期的時間。”
過去十年來，新技術的設計規則手冊已從一個隻有數十頁的小冊子，成長到數百頁的厚重書籍。設計團隊無法再利用他們的記憶和手動檢查方式，來避免佈局違反設計規則。事實上，執行32奈米或以下的設計團隊發現，要讓完全符合DRC的設計收斂至高品質佈局，其困難度已越來越高。
SpringSoft 公司實體設計和技術產品部門副總裁JT Li表示，“對我們的共同客戶來說，這真是令人興奮的新功能，可將設計和驗證這兩個不同的任務結合在一起，提高設計人員的生產力。藉由免除設計反復、資料 傳送延遲、以及將實體驗證留在最後階段所引起的常見連帶效應，設計人員能即時獲得簽核品質的回饋，並縮短整體設計週期。”
Mobius 半導體公司資深工程師Ted Buchwald表示，“我們的設計人員正將設計規則推向極限，以取得最佳的模擬效能。能在建立佈局時即時進行簽核設計規則檢查，可讓設計人員打斷 LVS-DRC-LVS的設計反復。當一個模組是LVS-clean時，它亦是DRC-clean的，並已可用來進行電路萃取。它完全改變了佈局─驗證─模擬的流程，讓我們能專注於獲得可能的最佳結果。此工具顯然是由具備模擬佈局實際經驗的人所設計，能夠瞭解設計人員的需求，提供我們確實好用的方案。”
明 導國際副總裁暨Design-to-Silicon部門總經理Joseph Sawicki表示，“我們正持續提升Calibre方案中所有產品的即時功能。藉由在設計建立階段時亦能立即運用Calibre功能，我們能避免設計工 具檢查和簽核間的不一致性，並讓自訂設計人員的生產力更為提升。”
本文來源：電子工程專輯
|
