|
半導體設計、驗證和製造軟體及智慧財產權（IP）供應商新思科技有限公司（Synopsys, Inc.），以及中國大陸IC代工服務供應商上海華虹NEC電子有限公司（HHNEC）日前宣佈：即日起推出130納米參考流程版本3.0。該參考流程是 Synopsys和華虹NEC共同合作的結晶，它將Synopsys EclypseTM低功耗解決方案加入到之前為設計師所提供的各種參考流程之中。 設計師們可直接進入到一條通往華虹NEC的130nm矽工藝的優化路徑，從而確保他們滿足其專案和成本要求。
參考流程3.0具有Synopsys GalaxyTM實施平臺和DiscoveryTM驗證平臺的實施和驗證功能，可確保工程師部署各種先進的低功耗技術。參考流程3.0增加的功能包括：用於低功耗等效性驗證的Synopsys FormalityTM解決方案、用於靜態規則檢驗的MVRC、用於功率優化的Power CompilerTM，以及用於多電壓模擬的帶有MVSIM模擬器的VCSTM。
採用華虹NEC內部開發的單元庫、SRAM和130nm IO庫對該參考設計流程進行了驗證。華虹NEC的一個低功耗完整單元庫現在可供客戶使用，用於驗證參考流程的測試晶片採用了多電源和多電壓設計。
“華 虹NEC的130nm邏輯工藝需要一種能夠應對漏電功率的流程，以滿足客戶對各種高功效設計的需求。”華虹NEC的設計服務總監Wang Nan說：“我們與Synopsys緊密合作為我們的共同客戶提供解決方案，以確保他們能夠充分利用Synopsys的低功耗設計強項和我們的製造專 長。”
“Synopsys與我們的半導體代工夥伴密切合作，確保我們的共同客戶加速從設計到製造的過程。”Synopsys 企業行銷和戰略聯盟副總裁Rich Goldman說：“我們與華虹NEC合作，為工程師團隊提供了一種經過驗證的參考流程。該參考流程面向華虹NEC 130nm工藝技術和利用Synopsys低功耗實施和驗證技術，推動了工程師們的系統級晶片設計。”
華虹NEC現在即可提供HHNEC-Synopsys參考流程3.0。
本文來源：電子工程專輯
|
