SpringSoft日前发表ProtoLink^TM Probe Visualizer，这款产品能够大幅提升设计能见度，同时简化FPGA原型板的侦错工作。新推出的Probe Visualizer采用创新的专利互连技术与软件自动增强功能，搭配领先业界的Verdi^TM HDL侦错平台，不仅能够缩短预制或定制设计原型板的验证时间，还能够提高FPGA原型板的投资回报率而将其运用在系统芯片 (SoC) 设计的早期检验阶段。

由 于原型板的速度快与成本低廉，已被广泛运用来验证关键设计模块或整套系统是否正确运作。然而，原型板向来设置不易，且缺乏信号能见度，因此在研发过程 中，FPGA板配置工作经常延误，或局限于使用在开发阶段的后期。SpringSoft的 Probe Visualizer 能够探测众多信号并储存大量频率周期 (cycles) ，且能通过迅速的探针ECO (probe ECO) 流程，轻松地新增/改变信号，同时运用SpringSoft的Verdi^TM自动化侦错系统，加速RTL级 的设计侦错操作，解决了上述窘境。

SpringSoft看好原型验证市场，即日推出Probe Visualizer：这款产品不仅是SpringSoft屡获肯定的验证加强产品系列的生力军，也是SpringSoft“加速复杂SoC设计功能收敛”使命的重大里程碑。

SpringSoft验证技术与产品事业群副总经理许有进博士表示：“随着 FPGA 的容量与效能益趋庞大且出色，越来越多的企业转用 FPGA 原型方法进行系统层验证工作。然而，设计复杂性与侦错能力仍是妨碍原型配置的关键因素。Probe Visualizer 减轻原型研发人员与 SoC 团队沉重的验证负担。这款产品使用以软件为基础的直觉式方法，达到高水平的设计能见度；从早期RTL设计时间到最后的设计实现阶段，协助您更轻松地进行原 型板侦错工作。”

工业技术研究院资通所吴文庆组长表示：“考虑到多核处理器 SoC 设计的复杂性，由于设计能见度不佳、侦错周期冗长且需要不断地重复工作才能够变更探测信号 (probe)，成本所费不赀，因此采用传统 FPGA 原型板侦错流程是不符实际的作法。SpringSoft的 ProtoLink Probe 让我们能够运用更灵活的 FPGA 验证方法，并且在原型板上使用 Verdi 调试程序。初步成果让我们信心大增，期待能够将这种实时能见度以及更迅速的侦错优势，运用在更多系统原型上。”

能见度更高、侦错更迅速

Probe Visualizer 协助用户增加探测信号的数量，从数十个增加至数千个，能储存探测信号数据长达数百万的频率周期，并且只需几分钟时间即可新增或变更探测信号，不需要重复进行冗长的设置流程。您也可依据需求配置SpringSoft的 Siloti^TM 能见度自动增强系统，决定需要观测的最小信号组数量，达到最佳的设计能见度。探测信号数据会储存并上传至SpringSoft的 Fast Signal Database (FSDB) 中，供侦错工作使用。

Probe Visualizer与SpringSoft Verdi HDL侦错平台密切整合，只需一次设计编译操作，即可使用Verdi系统的进阶具体化与自动追踪功能。工程师可以跨多个FPGA检视波形，进而分析设计行 为，并且在他们最熟悉的RTL代码环境中找出错误的原因；与传统方法相比较，侦错时间大幅缩短一半。在需要时，只要由Verdi环境将额外的探测信号 (probed signal) 拖曳至Probe Visualizer即可快速看到结果。由于可使用Probe Visualizer通过整合式版本管理 (revision management) 系统来追踪探测ECO，因此在侦错过程中，也能够依照需求迅速追溯至特定的版本。

功能齐备，操作便捷

Probe Visualizer可在一般工程工作站上执行，其中整合了软件、硬件以及特定IP，来执行FPGA设置操作、探测信号调校与接口工作。软件能够将预先分 块（partition）的 FPGA设置流程自动化，并且在每一个FPGA内植入小型soft IP区块，以萃取预先选定的探测信号。而硬件接口套件提供一切工作所需，将执行Probe Visualizer软件的工作站链接至原型板。其中包括定制的ProtoLink适配卡，可连结至FPGA原型板上常见的J连接器(J- connector)或Mictor连接器；以及将适配卡链接至工作站的高速光纤信道。适配卡具备内建探测信号内存(Probe Memory)，可储存所有探测数据，绝不占用FPGA资源。

本文来源：电子工程专辑