|
明导国际 (Mentor Graphics)正式推出新的Calibre RealTime平台，让设计在建立阶段即能实现具签核品质的实体验证。此新版软件可在SpringSoft LakerTM自订IC设计和布局解决方案中，利用与Calibre平台相同的签核流程，提供立即的设计规则检查(DRC) 功能。这是业界第一次，透过让设计人员在设计建立阶段拥有Calibre签核引擎和认证平台的完整功能，可提升设计速度和结果品质。同时，也能让设计人员 最佳化其布局效能，而无需牺牲制造良率。适用于Mentor IC Station自订设计环境的版本，预计今年六月就绪。
MoSys 公司杰出工程师Richard Rouse表示，“此新的设计流程是无缝，且几乎是实时的，可让设计人员在设计最佳化阶段，实时运用通过晶圆厂认证的验证信息。此建置方式可与设计流程自 然结合，因此学习曲线非常快速。我们原对28奈米实体设计的复杂度感到忧虑，但透过在布局阶段立即签核DRC，不用担心设计工具DRC和签核之间的一致 性，减轻了不少我们的忧虑。我们相信，一般的建置计画若利用这个流程，至少可缩短一个星期的时间。”
过去十年来，新技术的设计规则手册已从一个只有数十页的小册子，成长到数百页的厚重书籍。设计团队无法再利用他们的记忆和手动检查方式，来避免布局违反设计规则。事实上，执行32奈米或以下的设计团队发现，要让完全符合DRC的设计收敛至高品质布局，其困难度已越来越高。
SpringSoft 公司实体设计和技术产品部门副总裁JT Li表示，“对我们的共同客户来说，这真是令人兴奋的新功能，可将设计和验证这两个不同的任务结合在一起，提高设计人员的生产力。藉由免除设计反复、资料 传送延迟、以及将实体验证留在最后阶段所引起的常见连带效应，设计人员能实时获得签核品质的回馈，并缩短整体设计周期。”
Mobius 半导体公司资深工程师Ted Buchwald表示，“我们的设计人员正将设计规则推向极限，以取得最佳的模拟效能。能在建立布局时实时进行签核设计规则检查，可让设计人员打断 LVS-DRC-LVS的设计反复。当一个模块是LVS-clean时，它亦是DRC-clean的，并已可用来进行电路萃取。它完全改变了布局─验证─仿真的流程，让我们能专注于获得可能的最佳结果。此工具显然是由具备模拟布局实际经验的人所设计，能够了解设计人员的需求，提供我们确实好用的方案。”
明 导国际副总裁暨Design-to-Silicon部门总经理Joseph Sawicki表示，“我们正持续提升Calibre方案中所有产品的实时功能。藉由在设计建立阶段时亦能立即运用Calibre功能，我们能避免设计工 具检查和签核间的不一致性，并让自订设计人员的生产力更为提升。”
本文来源：电子工程专辑
|
