半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.），以及中国大陆IC代工服务供应商上海华虹NEC电子有限公司（HHNEC）日前宣布：即日起推出130纳米参考流程版本3.0。该参考流程是 Synopsys和华虹NEC共同合作的结晶，它将Synopsys Eclypse^TM低功耗解决方案加入到之前为设计师所提供的各种参考流程之中。 设计师们可直接进入到一条通往华虹NEC的130nm硅工艺的优化路径，从而确保他们满足其项目和成本要求。

参考流程3.0具有Synopsys Galaxy^TM实施平台和Discovery^TM验证平台的实施和验证功能，可确保工程师部署各种先进的低功耗技术。参考流程3.0增加的功能包括：用于低功耗等效性验证的Synopsys Formality^TM解决方案、用于静态规则检验的MVRC、用于功率优化的Power Compiler^TM，以及用于多电压仿真的带有MVSIM仿真器的VCS^TM。

采用华虹NEC内部开发的单元库、SRAM和130nm IO库对该参考设计流程进行了验证。华虹NEC的一个低功耗完整单元库现在可供客户使用，用于验证参考流程的测试芯片采用了多电源和多电压设计。

“华 虹NEC的130nm逻辑工艺需要一种能够应对漏电功率的流程，以满足客户对各种高功效设计的需求。”华虹NEC的设计服务总监Wang Nan说：“我们与Synopsys紧密合作为我们的共同客户提供解决方案，以确保他们能够充分利用Synopsys的低功耗设计强项和我们的制造专 长。”

“Synopsys与我们的半导体代工伙伴密切合作，确保我们的共同客户加速从设计到制造的过程。”Synopsys 企业营销和战略联盟副总裁Rich Goldman说：“我们与华虹NEC合作，为工程师团队提供了一种经过验证的参考流程。该参考流程面向华虹NEC 130nm工艺技术和利用Synopsys低功耗实施和验证技术，推动了工程师们的系统级芯片设计。”

华虹NEC现在即可提供HHNEC-Synopsys参考流程3.0。

本文来源：电子工程专辑